摘要：介紹了以兩片BF533處理器為核心的數字通信信號發生器的硬件組成及工作原理。該系統可以通過軟件動態控制信號的信噪比與干信比，并能較好地模擬真實數字通信信號環境。文中詳細描述了ADSP—BF533芯片的工作原理，給出了具體的數字通信信號發生器的硬件設計和軟件流程。
0 引言
在通信對抗的研究中，要想模擬出真實數字通信信號場景，數字通信信號發生器是不可或缺的儀器。而市面上的通信信號發生器價格十分昂貴，功能也比較簡單。而且這類通信信號發生器的輸出碼元不可控，信噪比及干信比也不能動態調節，因此無法模擬多種調制類型通信信號的混合環境，用作通信對抗系統的性能測試信號源極為不便。所以開展高精度通信信號及噪聲干擾波形的重構方法研究工作，具有重要的理論意義和實用價值。
1 ADSP-BF533芯片簡介
ADSP-BF533是Blackfin系列的中高性能產品，專門針對多媒體(特別是視頻處理)和通信方面的各種應用。其內部包含2個乘/累加器(MAC)，2個40位的ALU，4個視頻ALU和1個40位移位器。BF533內核工作時鐘可高達600MHz。運算單元處理來自寄存器組的8位、16位或者32位數據。
BF533的每個MAC每周期可完成一個16位乘16位的乘法運算，并可把結果累加到40位的累加器中，同時可提供8位的精度擴展。其ALU單元執行標準的算術和邏輯運算，兩個ALU可處理16或32位的數據，運算單元具有很大的靈活性．因此可以滿足各種應用中信號處理的要求。
ADSP-BF533把存儲器視為一個統一的4GBytes的地址空間。所有的資源，包括內部存儲器、外部存儲器和I/O控制寄存器，都占據公共地址空間中相應的部分，并且相互獨立。此地址空間的各部分存儲器按分級結構排列，以提供高性能價格比。高速、低延遲、小容量的存儲器(如CACHE或SRAM)的位置非常接近處理器，而低速、高延遲、大容量、低成本的存儲器(如SDRAM或Flash)遠離處理器。
BF533內的L1存儲器是內核中性能最高最重要的存儲器；L2存儲器用以提供額外的存儲能力，性能較低：片外存儲系統通過外部總線接口單元(EBIU)進行訪問；異步存儲器單元可以連接4個異步存儲器bank或IO接口，每個bank可支持最大1MBytes物理尋址空問；同步存儲器單元可以由SDRAM進行擴展，可以訪問多達128MBytes的物理存儲空間；存儲器的DMA控制器提供高帶寬的數據傳輸能力，能夠在內部L1/L2存儲器和外部存儲器空間之間完成代碼或數據的塊傳輸。
另外，ADSP-BF533還提供一個可直接與并行A/D和D/A轉換器、符合ITU-656標準的視頻編碼和解碼器以及其它通用外設連接的并行接口(PPI)。PPI包括一個專用時鐘引腳、多達3個幀同步引腳和多達16個數據引腳。PPI的通用模式分為4種主要的工作方式，即：內部產生幀同步中信號的數據接收，外部產生幀同步信號的數據接收，內部產生幀同步信號的數據發送，外部產生幀同步信號的數據發送。每種每個PPI_CLK時鐘周期可傳送高達16bits的數據，廣泛應用于各種數據采集和數據傳輸的場合。
2 系統硬件設計
數字通信信號發生器系統分為兩大模塊：微型計算機模塊和波形產生模塊。其中微型計算機為通用計算機或PC，波形發生模塊為設計的信號發生板卡。圖1所示為系統總體框圖。
通用微型計算機首先根據用戶輸入的參數．分別產生各種類型的數字調制信號和高斯窄帶白噪聲及各種類型的干擾信號，然后將數據通過USB接口傳送到信號發生板卡。信號發生板卡再通過波形產生控制器循環取出通信波形存儲器和干擾/噪聲存儲器中的數據，最后通過DAC產生連續的數字通信信號波形。圖2所示為系統硬件設計框圖。
硬件設計中的DSP1為整個系統的核心，可直接和微型計算機通信，并且控制著DSP2的加載和運行。DSP1的加載方式為BMODE 01方式，從外部Flash加載；DSP2為BMODE 10方式，通過SlaveSPI接口加載。
DSP1首先接收微型計算機通過USB接口傳送的波形數據包，并將數據包中的通信波形或通信環境波形數據以MDMA方式傳送到通信/通信信號環境波形數據存儲器(SDRAM1)。同時將噪聲數據以SPI MDA方式傳送到DSP2的內部RAM中，然后在DSP2接收后，將噪聲/干擾數據以MDMA方式分別存儲到噪聲/干擾數據存儲段(SDRAM2)內。DSP1通過SPI非DMA方式傳送信噪比/干信比參數到DSP2的內部RAM中。其中通信數據的高位(D15)為基帶碼流數據，D14為同步信號，用于測試基帶碼流。
系統中，所有波形參數的采樣頻率為10MHz，數據容量為16 M×16位，可存儲1.5秒鐘的波形數據。數據有效位數為14位。DSP1通過PPIDMA方式直接從SDRAM1中循環讀取通信波形數據傳送給DAC1，產生通信波形。DSP2利用程序產生隨機地址，得到MDAM0的起始地址，然后將存儲的噪聲波形數據從SDRAM2中讀入DSP2內部RAM中，并且根據信噪比在內部RAM中進行幅度加權，然后通過PPI DMA傳送給DAC2，產生噪聲波形。若包含干擾信號，DSP2需要通過MD-MAl將干擾數據讀入內部RAM，并根據干信比在內部RAM中進行幅度加權，然后和噪聲疊加，再通過PPI DMA輸出到DAC2來產生干擾與噪聲的混合波形。其中PPI時鐘PPI_CLK信號均由各DSP的定時器產生。
兩個DAC的位數是14位，并且設置為4倍插值方式，即DAC輸入數據率為10MSPS，輸出轉換速率為40MSPS。DAC轉換需要的時鐘與PPI_CLK共用，DAC連接在BF533PPI總線的低14位PPI13～PPI0�；鶐Тa流通過DSPl的PPI15引腳輸出，同步信號通過DSP1的PPI14引腳輸出，經過74AC11244驅動輸出波形。
DAC輸出的模擬信號后經過AD8054緩沖放大，再經信號和噪聲合成后分為兩路，可作為測試波形和信號源。
若需要模擬通信信號環境，需要在微型計算機中計算多種信號的疊加數據，然后傳送到通信/通信信號環境數據存儲器(SDRAM1)中，其它過程均與通信方式相同。此模式下不能測試基帶碼流，但仍可測試同步信號。
3 系統軟件設計
系統中的微型計算機采用Windows 2000/XP操作系統，其USB驅動程序由DDK開發，控制應用程序可通過VS2005進行開發。計算機可根據用戶的輸入參數產生2ASK、2FSK、8FSK、2PSK、2DPSK、QPSK、QDPSK等通信信號或者它們幾種混合的通信環境信號，窄帶高斯白噪聲和噪聲干擾、局部頻帶干擾、梳狀干擾、相關干擾信號．并可將數據打包后通過USB接口發送到信號發生板卡。隨后由計算機通過發送控制命令字的方式來處理數據，主要是開始輸出波形、停止輸出波形，更新波形數據，更新通信信號環境波形數據，更新干擾/噪聲數據，更新信噪比或干信比。
系統的軟件設計主要是針對BF533進行編程。Blackfin系列DSP在軟件方面支持C語言和匯編語言，同時支持二者的混合編程。C語言程序結構好、可讀性強、易移植，但對于中斷的處理速度慢。匯編語言處理速度快但可讀性差，不易調試。C和匯編混合編程結合了各自的優勢，能構造出結構好且執行速度快的程序。本系統的軟件程序流程圖如圖3所示。另外，在編程過程中主要注意以下事項：
(1)無論用C還是匯編，系統中只有一組相同的寄存器可供使用，因此要使用這些寄存器，子函數必須先保存，返回之前恢復。
(2)要嚴格按照寄存器的類型來使用，不同類型的寄存器不可混用。
(3)盡量節省寄存器資源。
(4)為了提高代碼運行的速度，要善于使用并行指令。
在本系統中，中斷與DMA方式運用較多，主要用到了PF中斷、MDMA中斷、SPI DMA中斷和PPI DMA中斷，系統中斷控制器可控制所有的系統中斷，并且管理他們的優先級。DMA不需要內核參入，在DMA運行中內核可以用于計算也可以響應中斷。
系統上電后，DSP1先從Flash中讀取自身的加載代碼，然后再從Flash中讀取DSP2的加載代碼通過SPI接口傳送到DSP2加載DSP2，最后再初始化系統時鐘、SDRAM、NET2272USB控制芯片，進入等待微機用戶指令狀態。
4 結束語
該數字通信信號發生器只需要在通用微機或者PC機上安裝軟件即可實現，其成本低，效率高，實時性好，特別是在通信對抗信號源模擬方面，更是顯示了無可比擬的優越性。
