設計人員比以往任何時候都更關注信號的完整性了。在當前的數字系統中,可靠地、逐個芯片地獲取信號的困難與日俱增。信號完整性問題在Rambus和DDR一類高速總線中是不言而喻的,即使在較低速,總線,它也會影響設計。為了避免這類問題,工程人員不只需要新的設計技術和技巧,他們需要新的測量功能和測試方法。他們還需要驗證功能,確保產品有足夠的設計容限,以便能順利地進行生產。
數字信號質量是信號以可靠地傳輸數字信息內容的方式從數字電路的一部分分布至另一部分的保證。“數字信號質量”使人聯想起親身能觀察到的信號異常現象:包括振鈴、低頻干擾、反射、抖動、EMI(電磁干擾)、接地反彈、電源噪聲、串擾、以及其它諸多噪聲。相關的設計問題涉及時鐘分布、信號路徑設計、短線、噪聲容限、負載分析、傳輸線效應、終端、去錮,以及電源分布式設計。
信號質量測量對調試工作十分重要,設計人員在調試過程中要發現明顯故障的原因。這些測量對驗證也十分重要,使設計有足夠的容限來適應產品的壽命期間可能遇到的元件特性、制作工藝和工作條件的變化。
當產品不能按預想工作日才,確定其根本原因會耗費寶貴的時間,使整個項目停滯不前。由于很多問題的根源與邏輯時序、功能、信號質量,甚至軟件有關,因此僅僅在數字系統中去尋找就要花費大量的時間。
在便攜式設計中,為什么信號質量問題日益突出,這有幾個原因。首要的是,邊沿速度越來越快。信號質量問題是邊沿速度,而不是時鐘速度的函數。邊沿速度比以往快得多,在某些場合,甚至比需要的速度還快(即使時鐘速度不快,但邊沿速度卻很快)。邊沿速度快不是便攜式設計的性質決定的,由于同種半導體工藝的進展,生產的器件更小、更便宜、集成度更高(便攜式設計使用的器件的全部寶貴屬性),也必然使生產的器件具有更快的邊沿。
使各類信號質量問題逐步升級的主要因素是系統中信號邊沿速度的激增,而總線并未成比例地縮短。
很多實例表明,存在信號質量問題的新設計無非是改用新的、較快速的器件的結果。在一種場合,設計人員選用了一個低傳播時延的PAL,實際上就意昧著選用了一個比先前使用的邊沿更快、驅動阻抗更低的器件。在另一種場合,多年來工作一直十分正常的設計突然不能工作,究其原因,雖然目前能提供的器件在功能上是兼容的,但其邊沿比設計產品時能使用的任何器件都要快。
由于邊沿速度(或叫上升時間川吃表的是數字信號的頻率分量,頻率提高后,電路模型極大地復雜化了。這些例子包括:
·出現新的信號路徑。
·原有的信號路徑無法工作。由于連接器件的平面變成感應或傳輸線,器件去娟的原有規則因邊沿加快而失去作用。
·相對于總線長度而言,快速邊沿產生更短的波長,使電磁輻射增加。
·串擾隨邊沿加快而增加。
·邊沿速率與信號路徑傳播時延之比決定了對模擬行為建模的復雜度。當邊沿速度超過信號路徑延時的4~6倍時,簡單的集中參數模型不再適用。這就是說,當邊沿速率小于4~6ns時,6in或更長的PC板銅線變成了傳輸線,即使在低時鐘速率,也容易產生大量的信號質量問題。
·當兼有快速的邊沿與快速的時鐘速率(縮短的總線周期)時,即使邊沿不產生其它問題,由于信號的穩定時間變短,也會引起附加的問題。
·較快的邊沿速度通常反映了較大的輸出電流,這會進一步增加接地反彈,尤其在寬總線上。較大的電流甚至會增加串擾。
·某些設計人員力圖選用對其應用足夠快,而又不比要求快的元器件。在不需要過高速度的場合,通過這種簡單的處理,可回避這些問題。
便攜設計還存在其它特性,使它們特別容易引起信號質量問題。例如,便攜設計常常盡可能地降低功耗。較低的電壓擺幅意味著較小的噪聲容限,且并行終端用于寬總線時會消費過太的功率。有一些設計為了適應電池工作,其工作電壓變化的范圍較大(進一步降低了噪聲容限)。電池充電,放電或老化時,電池間的電壓變化都會影響信號質量。
便攜設計常常盡可能地降低生產成本。從而,減少PC板分層意味著接地噪聲加大,或傳輸線質量降低。最后,很多設計需要在變化較大的環境條件下工作,包括溫度、濕度和高度。其中某些設備既要適應變化較大的條件,又要應付快速的變化率,比如經常進進出出,或EMI,即攜帶的便攜式設備經過靠近變壓器或發射機的噪聲環境。
許多數字應用,尤其是那些備有并行總線的應用,信號眾多,光憑單個示波器是監測不了的。在更復雜的并行,總線中,必須同時分析幾個信號才能確定總線的狀態和其它信號時序的正確性。要是設計人員預先能知道所尋找的信號特征,他們通常可在異常的情況下觸發示波器;但當數字系統間歇性地發生故障時,設計人員就束手無策,不知道該觀察什么,從什么地方著手尋找。當系統發生故障時,有關它的邏輯內容的觸發功能,以及隨后觀察相關信號的信號質量的功能,有助于設計人員發現問題的原因。
使用邏輯分析儀是追蹤整個數字系統的一條途徑。數字系統可以是寬并行總線、獨立的邏輯電路、或兩者的組合。邏輯分析儀非常適合這類任務,可在復雜的邏輯行為下觸發。然后,設計人員再用邏輯分析儀去觸發一個外部示波器,或觸發邏輯分析系統中的示波器模塊,在恰當的時刻捕捉到信號質量。市場上有簡化交叉觸發特殊功能的示波器,也有帶示波器模塊的TLA邏輯分析儀,自動地與同一顯示上的數據相關。這樣,可讓設計人員在發生邏輯故障時觸發并詳細觀察產生該行為的信號質量。也可以在有問題信號后,立即用示波器模塊去觸發邏輯分析儀,觀察數字數據流,來確定觸發異常模擬信號是否真的影響了系統的邏輯行為。
使用這種解決方案在較大系統中是十分普遍的,比如計算機和通信設備的設計。在這些應用中,通常不存在電路板的占位問題。這些環境中的設計人員深知,為邏輯分析儀設計一個接人點是十分有價值的。但在便攜設計中,由于有限的幾何尺寸,帶集成存儲器的SoC處理器,使之難以提供追蹤代碼執行所需的多個信號訪問點。即使如此,使用邏輯分析儀的好處也是很多的,尤其是信號質量影響整個系統邏輯主功能的前后關系時。隨著信號質量重要性的增加,綜合解決方案有助于進度表的計劃性,而假想的解決方案則是零敲碎打,隨意性較大。
為了測試信號質量,在挑選產品時應考慮下列幾個特性：
·示波器帶寬,350MHz示波器將顯示1m上升時間數字信號的近似邊沿。而帶寬為1GHz或更高的示波器能表示同一個信號的過沖、振鈴與反射的細節。
·數字信號與模擬信號相關的能力。確定邏輯分析儀掃跡與示波器掃跡的相關性,最好不要用計算的方法。使用帶集成模塊或單獨示波器的邏輯分析儀能提供同等水平的相關性。倘若儀器需用手動調節或測量來驗證精度,那未就應向供應商詢問清楚相關性的精度。
·觸發功能對邏輯分析儀和示波器都是十分重要的。確認示波器能在時間受限的異常波形條件下進行觸發,從而儀器容易相互交叉觸發。
技術的飛速進步,以及消費市場對便攜式產品的需求日益增長,使生產廠不斷面臨產品上市的緊迫時限。對設計人員來說,信號質量問題使上市時間難題更加復雜化,信號質量涉及快速的邊沿速度、功耗的限制、以及操作的靈活性。越來越多的設計組認識到,有必要為解決信號質量問題研發專門的技術,以確保信號在芯片間可靠地傳送。選用綜合測試解決方案是實現這個目標的有效途徑,并最終將產品及時地推向市場。
